

ELECTRONICA APLICADA

LECCION N° 19



TECNICAS DE DISEÑO PARA UN TRANSMISOR DE 175 MHz, 80 W PARA OPERAR CON 12V

Preparada por:
John Hatchett
Applications Engineer

Esta nota describe el diseño y construcción de un transmisor de Banda Ciudadana, clase D. El transmisor presenta un novedoso método de modulación de alto nivel por colector que usa dos diodos. Se emplea una red de adaptación π de salida para una buena supresión de armónicas.



MOTOROLA Semiconductor Products Inc.

CEPA[®] **CENTRO DE ENSEÑANZA
PROFESIONAL ARGENTINO**

AGRADECE LA COLABORACION DE MOTOROLA QUE AUTORIZO LA TRADUCCION Y
PUBLICACION DE ESTA NOTA DE APLICACION

TECNICAS DE DISEÑO PARA UN TRANSMISOR DE 175 MHz, 80W PARA OPERAR CON 12V

INTRODUCCION

Este artículo describe el diseño de las etapas amplificadoras de potencia de un transmisor de FM de 80 watt; 175 MHz; 12,5 volt.

Se usan en el amplificador los transistores de potencia de RF con emisor balanceado Motorola 2N6255, 2N5590, 2N6083 y 2N6084. Se explican técnicas de diseño para operar dos de los dispositivos 2N6084 en paralelo para la etapa de salida. El amplificador completo tiene una ganancia total de 26 dB, una eficiencia total del 49,5% y presenta una degradación de potencia de menos que 0,3 dB cuando las temperaturas de las cápsulas de los transistores

de las etapas excitadora y de salida varían desde 25° a 100 °C. En la figura 1 se da un diagrama esquemático del transmisor y en la tabla I un resumen de sus características. La figura 2 es una fotografía del transmisor prototipo completo. En la figura 3 se da un gráfico de potencia de salida del transmisor en función de la potencia de entrada.

Se logra solidez y seguridad usando un diseño de etapa de salida que puede proveer niveles de potencia en exceso de 120 W (vea la figura 4). Como resultado, el amplificador puede permanecer en condiciones de circuito de carga abierto o cortocircuitado para todos los ángulos de fase de la carga sin dañar ningún transistor.




FIGURA 1 - DIAGRAMA ESQUEMATICO DEL TRANSMISOR

Los circuitos externos a los productos Motorola se incluyen como medios de ilustrar aplicaciones típicas de semiconductores; en consecuencia, no se da necesariamente información completa con propósitos de construcción. La información en esta Nota de Aplicación ha sido verificada cuidadosamente y se cree que es totalmente confiable; sin embargo, no se asume ninguna responsabilidad por inexactitudes. Más aún, tal información no le da al comprador de los dispositivos semiconductores descriptos ninguna licencia sobre los derechos de patente de Motorola u otros.

NOTA: Los componentes para el filtrado de CC de alimentación se encuentran al dorso del chasis.




FIGURA 2 - FOTOGRAFIA DEL MODELO DE INGENIERIA




FIGURA 3 - P_o EN FUNCION DE P_i DEL TRANSMISOR




FIGURA 4 - P_o EN FUNCION DE P_i EN LA ETAPA DE SALIDA

TABLA I - COMPORTAMIENTO DEL CIRCUITO

Parámetro	
Potencia de RF de Salida	80 W
Potencia de RF de Entrada	180 mW
Tensión de alimentación	12,5 V
Corriente Total	12,9 A
Eficiencia de Colector de la Etapa de Salida	76%
Eficiencia Total	49,5%
2ª Armónica	38 dB debajo
Todas Otras Armónicas	> 50 dB debajo
Corriente de la Etapa de Salida (ambos disp.)	8,4 A
Corriente de la Etapa Excitadora	3,4 A
Corriente de la Etapa Pre-Excitadora	0,94 A
Corriente de la Etapa de Entrada	0,16 A
Estabilidad -	Todas las respuestas espurias están más de 40 dB debajo de la potencia especificada para V_{cc} entre 6,0 y 15,0 volt.
Ensayo	No se daña ningún transistor con carga abierta, cortocircuitada o ángulos de fase $0 \pm 180^\circ$.

DESCRIPCION DE DISPOSITIVOS

Los transistores usados en este diseño son parte de la serie Motorola VHF para móviles terrestres optimizados para operación con 12,5 volt en FM. Los transistores son construidos con emisor balanceado y los dispositivos de las etapas excitadoras y final son manufacturados usando el proceso Isotérmico Motorola ("Motorola Isothermal" marca registrada de Motorola, Inc.), el que provee una condición adicional de robustez y confiabilidad. La efectividad de esta técnica de fabricación se puede atribuir principalmente a la incorporación de resistores de "nichrome" de un valor apropiado en serie con cada emisor. El resultado es un transistor con una distribución de corriente óptima sobre el área emisor-resistor. Esto minimiza las variaciones de temperatura a través de la pastilla para asegurar robustez y resistencia del transistor al daño so-

* Marca Registrada por Motorola, Inc.




FIGURA 5 - POTENCIA DE SALIDA EN FUNCION DE LA POTENCIA DE ENTRADA, 2N6255




FIGURA 6 - POTENCIA EN FUNCION DE LA FRECUENCIA, 2N5590




FIGURA 7 - POTENCIA DE SALIDA EN FUNCION DE LA POTENCIA DE ENTRADA, 2N6083




FIGURA 8 - POTENCIA DE SALIDA EN FUNCION DE LA POTENCIA DE ENTRADA, 2N6084

bre un amplio rango de excursiones térmicas y de ROE de la carga.

La ganancia típica y capacidad de potencia de salida de RF de los transistores usados en el diseño del transmisor se muestran en las figuras 5 a 8. Los tres dispositivos de mayor potencia se proveen en un encapsulado de perno y aletas radiales tipo línea de transmisión, adaptado a la cápsula para un rendimiento apropiado de RF y de fácil montaje. El 2N6255 está montado en una cápsula TO-39.

En el diagrama en bloques de la figura 9 se dan los niveles de potencia para cada etapa, cuando el transmisor está proveyendo 80 W de salida a 175 MHz con una fuente de alimentación de 12,5 V. Esos niveles de potencia han sido determinados utilizando las mínimas ganancias de potencia especificadas en las respectivas hojas de datos de los dispositivos. Pueden esperarse niveles de potencia de entrada e interetapa más bajos que los especificados porque, típicamente, las ganancias de los transistores serán más altas que el mínimo valor especificado (Se necesitará menor entrada para la potencia de salida especificada).




FIGURA 9 - DIAGRAMA EN BLOQUES DEL TRANSMISOR

DESCRIPCION DEL CIRCUITO

Como se indica por la figura 1, todas las etapas del transmisor están en la configuración de emisor común y, excepto la etapa de entrada, todas operan en clase C. La etapa de entrada se polariza en sentido directo para una corriente de colector de aproximadamente 40 mA sin señal aplicada, para mejorar su buen desempeño con niveles extremadamente bajos de señal de entrada. La alta capacidad de potencia de salida se obtiene operando dos dispositivos 2N6084 en paralelo en la etapa de salida.

DISEÑO DEL TRANSMISOR

Como base para la síntesis de las redes de adaptación del transmisor se usaron los parámetros de impedancia para grandes señales de los mismos. En las figuras 10 a 15 aparecen estos parámetros para los transistores 2N6083 y 2N6084. Los datos para gran señal de los transistores 2N6255 y 2N5590 pueden encontrarse en sus respectivas hojas de datos. Esta información de impedancia fue obtenida con las potencias de salida y tensiones de fuente indicadas, con el transistor operando en la configuración de emisor común y con la base y emisor a tierra para CC.

Las componentes paralelas de impedancia resistiva (R_{in}) y reactiva (C_{in} , C_{out}) están dadas por las curvas. La porción resistiva de la carga (R'_L), que debe ser presentada al colector por la red de adaptación asociada, puede ser calculada para un nivel de potencia de salida P , y una tensión de colector V_{CC} , por la ecuación 1.

$$R'_L = \frac{(V_{CC})^2}{2P} \quad (1)$$

Dado que $V_{CE(sat)}$ es mucho menor que V_{CC} para los dispositivos usados, se ha supuesto una variación pico a pico de tensión de colector de dos veces V_{CC} .

La resistencia de carga de colector óptima real variará un poco respecto al valor calculado con la ecuación 1. Sin embargo, diseñando la red de adaptación del transmisor para valores conjugados a los de la resistencia R'_L y C_{out} ha dado resultados satisfactorios para los tipos de transistores usados. En la referencia 1 se puede encontrar una discusión detallada relativa a la caracterización de impedancia de entrada y salida para grandes señales, de transistores de potencia de RF, y la deducción y limitaciones de la ecuación 1.

Debe tenerse en cuenta que la componente reactiva en paralelo de entrada y salida (C_{in} o C_{out}) es una capacidad sólo cuando el valor dado por las curvas es positivo. Cuando el valor es negativo la reactancia es inductiva. El valor de la inductancia es aquel que resonará con una capacidad igual en magnitud al valor negativo mostrado por la curva. El valor de frecuencia de resonancia a usar en el cálculo del valor de inductancia es la frecuencia para la cual han sido determinadas las componentes reactivas de entrada y salida.

ETAPA DE SALIDA

Cuando un solo dispositivo no tiene capacidad para proveer la potencia de salida requerida, o cuando se desea

usar dispositivos múltiples para permitir mejor distribución de calor y mayor confiabilidad, el diseñador de circuitos se enfrenta con tener que combinar transistores de manera eficiente y económica. Las combinaciones posibles incluyen el uso de transformadores, alguno de los muchos tipos de acoplamientos híbridos, y el método que aquí utilizamos que usa componentes LC convencionales. Este método ofrece simplicidad y técnicas directas y económicas de construcción con alta eficiencia.

Las dificultades encontradas por repartos desiguales de carga y adaptación de niveles extremadamente bajos de impedancia --cuando los transistores de potencia están conectados directamente en paralelo-- han sido minimizadas por el uso de técnicas de partición en las redes de adaptación de entrada y salida.

En la figura 16 se presenta un esquema simplificado para la etapa de salida del transmisor. La bobina L5 se usa para elevar la impedancia de entrada de Q1 y Q2 para dar una impedancia mayor al punto A y así facilitar la adaptación de impedancia con la etapa excitadora. La bobina de colector L7 divide la carga entre Q1 y Q2 y permite que la potencia de salida de cada transistor sea combinada a un nivel de impedancia mayor en el punto B. Se agregan capacidades externas cerca de cada base y colector, para proveer una adaptación de impedancia gruesa a la frecuencia de operación y un camino de baja impedancia a tierra para la frecuencia de segunda armónica, para mejorar la eficiencia. Los capacitores de base C3 y C4 están colocados adyacentes a las cápsulas de los transistores. Los capacitores de colector C5 y C6 están localizados aproximadamente en el punto medio de cada mitad del inductor L7. Es imperativo el uso de capacitores de baja inductancia de conexión. Se minimiza la inductancia y se logra una disposición simétrica utilizando dos capacitores en paralelo para formar C3 y C4.

Los resistores R1 y R2 ayudan a compensar las diferencias que puedan ocurrir en las ganancias de potencia de los transistores e impedancias de entrada, y por lo tanto ayudan a ecualizar la carga repartida entre los dos dispositivos. Esto resulta en una significativa mejora en la estabilidad del amplificador cuando varían V_{CC} y los niveles de excitación de entrada. Para condiciones simétricas aparecerán señales iguales en fase y amplitud en cada terminal de R1 y cada terminal de R2 y no circulará corriente a través de los resistores. En la práctica, circulará pequeña corriente pero su efecto sobre el diseño de la red de adaptación será insignificante.

Todos los capacitores fijos de valores de 10 a 125 pF usados en el transmisor son unidades de dieléctrico de mica Underwood. La capacidad efectiva de esos componentes a 175 MHz se desviará sólo ligeramente de su valor de baja frecuencia para capacidades nominales de hasta aproximadamente 60 pF. En la Tabla II se han listado las características medidas a 175 MHz en capacitores de mayor valor.

DISEÑO DE LA RED DE SALIDA

Usando la figura 15, la capacidad de salida en paralelo equivalente encontrada es de -2 pF para cada transistor 2N6084 cuando provee 40 W a 175 MHz. El signo negativo indica que la componente real de impedancia en paralelo es una inductancia. A 175 MHz esta reactancia inductiva tendrá un valor de 445 ohm. R'_L para cada dispositivo

EQUIVALENTE PARALELO DE LA RESISTENCIA DE ENTRADA EN FUNCION DE LA FRECUENCIA




FIGURA 10 - 2N6083




FIGURA 13 - 2N6084

EQUIVALENTE PARALELO DE LA CAPACIDAD DE ENTRADA EN FUNCION DE LA FRECUENCIA




FIGURA 11 - 2N6083




FIGURA 14 - 2N6084

EQUIVALENTE PARALELO DE LA CAPACIDAD DE SALIDA EN FUNCION DE LA FRECUENCIA




FIGURA 12 - 2N6083




FIGURA 15 - 2N6084





FIGURA 16 - ESQUEMATICO SIMPLIFICADO DE LA ETAPA DE SALIDA

TABLA II - CAPACIDADES A 175 MHz.


Capacidad Nominal a Baja Frecuencia (pF)	Capacidad a 175 MHz (pF)	Componente Reactiva Paralelo a 175 MHz Xp (ohm)
80	88	-10.3
100	115	-7.9
125	151	-6.0
250	372	-2.4

CAPACITOR: Tipo J-101 de Underwood Electric & Mfg. Co., Inc., Maywood, Ill., 60153


se calcula con la ecuación 1 y será 1,95 ohm. La componente de impedancia en paralelo restante, a ser tenida en cuenta en el colector de Q1 es la bobina de alimentación de corriente continua L4. Esta bobina debe presentar una baja impedancia para frecuencias debajo de 30 MHz aproximadamente. Esto es necesario para asegurar una operación estable dado que la ganancia del dispositivo es muy alta y la carga normal del transmisor para esas bajas frecuencias es quitada por el capacitor C8. La bobina L4 debe también tener una baja resistencia de continua para permitir una operación eficiente a los niveles de corriente continua involucrados. Un valor de inductancia de 30 nH cumple esas condiciones y también permite un adecuado desacoplamiento de la línea de CC a 175 MHz. Teniendo en cuenta L4, y usando la ecuación 1 del apéndice, la impedancia total en el colector de Q1 será:



El valor del inductor L7 y la posición y valor del capacitor C5 es un compromiso entre: 1) el Q del circuito; 2) Proveer una impedancia en el punto B que pueda ser eficientemente adaptada a los 50 ohm de la carga y 3) Proveer una baja impedancia de colector a tierra para la segunda armónica. Se han obtenido buenos resultados usando una inductancia de 6 nH para una mitad de L7 con un valor nominal de C5 de 100 pF y colocándolo en un punto donde la inductancia que lo separa del colector de Q1 es de aproximadamente 3 nH. Tomando una mitad de L7, el valor del capacitor C5 a 175 MHz, indicado de la tabla II, y usando las ecuaciones 1 y 2 del Apéndice, obtenemos:



Esta es la impedancia con que contribuye el transistor Q1 en el punto B de la figura 16. Se ha logrado un incremento de resistencia en paralelo de 1,95 a 15,2 ohm. Siguiendo el mismo procedimiento para el transistor Q2 obtenemos el mismo resultado. La impedancia en B por la combinación de Q1 y Q2 será entonces:



La red de salida a partir del punto B, por lo tanto, debe ser diseñada para transformar los 50 ohm de la carga externa en la conjugada de una resistencia de 2,5 ohm en serie con una reactancia positiva de 3,6 ohm. La impedancia de carga requerida en B es por lo tanto $2,5 - j 3,6$ ohm como se muestra en la Figura 17.




FIGURA 17 - CONFIGURACION DE LA RED DE SALIDA

Para diseñar la red, el Q cargado (Q_L) de la red de la Figura 17 será definido como

$$Q_L = \frac{X_{L8} + X_B}{R_B}$$

Deberá tenerse en cuenta que con este Q_L no se ha intentado representar el Q cargado como definido por los puntos de caída 3 dB que limitan el ancho de banda de la red.

Valores de Q_L , cuando es definido como

$$Q_L = \frac{X_{L8} + X_B}{R_B}$$

de aproximadamente 5 a 8 proveerán un buen compromiso entre atenuación de armónicas, bajas pérdidas de inserción y los niveles de tensión que pueden aparecer con alta proporción de ondas estacionarias. Para este diseño se eligió un valor de 9 nH para L_8 , obteniendo un valor de Q_L igual a:

$$Q_L = \frac{9.9 + 3.6}{2.5} = 5.4$$

$|X_{C7}|$ y $|X_{C8}|$ se encuentran a partir de las ecuaciones 2 y 3,

$$|X_{C7}| = \frac{B}{Q_L - A} = \frac{75.4}{5.4 - 0.71} = 16.1 \text{ ohms} \quad (2)$$

$$|X_{C8}| = A R_L = 0.71 (50) = 35.5 \text{ ohms} \quad (3)$$

donde A y B fueron definidos como:

$$A = \left(\frac{R_B (1 + Q_L^2)}{R_L} - 1 \right)^{1/2}$$

$$B = R_B (1 + Q_L^2)$$

Calculando la capacidad a partir de estas reactancias a 175 MHz, obtenemos:

$$C7 = 56.5 \text{ pF}$$

$$C8 = 25.6 \text{ pF}$$

Como se muestra en la figura 1, las capacidades $C7$ y $C8$ consisten en capacitores fijos de bajas pérdidas en paralelo con capacitores ajustables para disminuir las pérdidas de potencia y permitir una adecuada sintonía.


DISEÑO DE LA RED EXCITADOR/FINAL

Las componentes paralelo de las impedancias de entrada para cada transistor 2N6084 obtenidas de las figuras 13 y 14 son:


$$R_{in} = 3 \text{ ohms}$$

$$C_{in} = -420 \text{ pF}$$

Despreciando los efectos de RFC3 y RFC4, pero incluyendo los valores medidos para los dos capacitores externos de 125 pF de base a tierra, tomados de la tabla II y usando la ecuación 1 del Apéndice, obtenemos una combinación de impedancia de base a tierra para un dispositivo 2N6084 de:



Un valor de 8 nH para una mitad del inductor repartidor de señal L_5 provee una baja pérdida de inserción de red; adecuado rechazo de armónicas y un medio conveniente de adaptación con la etapa excitadora. Convirtiendo una mitad de L_5 en su valor de reactancia a 175 MHz que es 8,8 ohm, da una impedancia en el punto A de la figura 16 para una mitad de la etapa de salida de:



Para la otra mitad de la etapa de salida resultará el mismo valor de la impedancia, dando una impedancia entre punto A y tierra de:






FIGURA 18 - RED DE ADAPTACION/EXCITADORA/FINAL

La componente de la impedancia de salida del transistor 2N6083 cuando provee una potencia de excitación de 28 watt es aproximadamente 2,8 ohm y 25 pF, obtenidas de la ecuación 1 y de la figura 12. Nuevamente se ha usado un capacitor externo entre colector y tierra y una bobina de alimentación dc CC de baja resistencia. Tomando en cuenta esos dos componentes y usando la ecuación 1 del apéndice, se obtiene:



La red interetapa entre excitador y final debe adaptar la impedancia del punto A de la figura 16 a la impedancia de carga requerida por el colector del 2N6083, o sea la conjugada de 2,69 - j 0,55 ohm como muestra la figura 18. Se pueden encontrar las reactivancias apropiadas del capacitor C1 y el capacitor C2 para obtener esta adaptación de impedancia resolviendo las ecuaciones 4 a 6, usando los valores dados en la figura 18.

$$|X_{C2}| = \frac{D}{Q_L - C} = \frac{19,2}{3,7 - 2,5} = 16 \text{ ohms} \quad (4)$$

$$|X'_{C1}| = CR_S = (2,5)(2,69) = 6,72 \text{ ohms} \quad (5)$$

$$|X_{C1}| = |X'_{C1}| - |X_S| = 6,72 - 0,55 = 6,17 \text{ ohms} \quad (6)$$

donde C, D y Q_L han sido definidos como

$$C = \left(\frac{R_L (1 + Q_L^2)}{R_S} - 1 \right)^{1/2}$$

$$D = R_L (1 + Q_L^2), \text{ and}$$

$$Q_L = \frac{X_L}{R_L}$$

Convirtiendo X_{C1} y X_{C2} en capacidades a 175 MHz, nos da:

$$C1 = 147 \text{ pF}$$

$$C2 = 57 \text{ pF}$$

Para C1 se usa un capacitor que tiene un valor nominal a baja frecuencia de 125 pF dado que, como se indica en la Tabla II, exhibirá una capacidad efectiva de aproximadamente el valor calculado (147 pF) a 175 MHz.

Las redes de adaptación y combinación de la etapa de salida han sido diseñadas para óptima operación cerca de los 175 MHz. Si se desea operar a una frecuencia significativamente más baja o tener la capacidad de sintonizar totalmente la banda de 144 a 175 MHz, se puede utilizar el mismo circuito básico con algunas modificaciones. La bobina L5 deberá ser partida en dos partes teniendo cada una un valor de inductancia en el orden de 12 - 15 nH. La red de combinación de salida deberá también ser modificada para usar un solo capacitor de 250 pF Underwood tipo j-101 desde el punto B a tierra (Vea la figura 16) en lugar de los dos capacitores de 100 pF, C5 y C6. Esto servirá

para minimizar la circulación de corriente de armónicas que tiende a tornarse excesiva para frecuencias debajo de aproximadamente 160 MHz. Los diseños de etapas de salida de este tipo han sido evaluadas para $P_o = 80$ watt, y han exhibido excelente comportamiento al ser sintonizadas de 144 a 175 MHz. Las eficiencias de colector fueron mayores de 72% y la salida de potencia de segunda armónica estaban típicamente más de 20 dB por debajo.

Esto completa la discusión de las redes de adaptación asociadas con la etapa de salida. Para la red de entrada del transmisor y otras redes interetapa puede seguirse una técnica de diseño similar. La referencia 2 resume el procedimiento de diseño para las redes de adaptación de RF más comunes, y también provee soluciones generadas por computadora para cuando una de las impedancias terminales es de 50 ohm.

DISEÑO TERMICO

La importancia de un buen diseño térmico y de técnicas de construcción no puede ser nunca suficientemente recalcada cuando se involucran altos niveles de potencia de RF.

La construcción del transmisor deberá incluir el uso de:

- Una superficie de disipador lisa para hacer máxima el área de contacto entre la cápsula del transistor y el disipador.
- Una cantidad apropiada de compuesto para juntura térmica entre el disipador y la cápsula del transistor.
- El momento de torsión especificado para el transistor cuando se sujeta éste al disipador.
- Una configuración de disipador que permita localizar las etapas de alto nivel de potencia cerca de la posición de máxima transferencia de calor en el disipador.

Usando los valores de corriente continua dados en la Tabla I y los niveles nominales de potencia de RF para cada etapa obtenidos de las figuras 5 a 8, la potencia disipada aproximada en cada etapa amplificadora, P_D , puede ser calculada con la ecuación 7

$$P_D = P_{in}(rf) + P_{in}(dc) - P_{out}(rf) \quad (7)$$

Resolviendo la ecuación 7 obtenemos:

Etapa de entrada, $P_D = 1,2$ W

Etapa pre-excitadora, $P_D = 6,5$ W

Etapa excitadora, $P_D = 22$ W

Etapa de salida, $P_D = 52$ W

Los datos térmicos para los dispositivos usados aparecen en la Tabla III.

TABLA III - DATOS TERMICOS

DISPOSITIVO	$R\theta_{JC}$ °C/W	$R\theta_{CS}$ °C/W	T_J (max) °C
2N6255	35	—	200
2N5590	5.85	.3	200
2N6083	1.92	.3	200
2N6084	1.56	.3	200

$R\theta_{JC}$ = Resistencia térmica "juntura a carcasa".
 $R\theta_{CS}$ = Resistencia térmica "carcasa a disipador".
 Los valores dados son aplicables cuando se usa un compuesto térmico y las tuercas se aprietan a 6,5 in. lb.
 Máxima Temperatura de Juntura.

Para cualquier etapa con un solo transistor, la resistencia térmica al ambiente que es necesaria puede ser calculada con las ecuaciones 8 y 9.

$$R\theta_{JS} = R\theta_{JC} + R\theta_{CS} \quad (8)$$

$$R\theta_{SA} = \frac{T_j(\text{max}) - T_A}{P_D} \cdot R\theta_{JS} \quad (9)$$

donde $R\theta_{JS}$ = resistencia térmica juntura a disipador
 T_A = temperatura ambiente.

Cuando dos semiconductores se montan cercanos sobre un mismo disipador (como en el caso de dos dispositivos de salida 2N6084), la ecuación 8 puede modificarse para tratar los caminos de resistencia térmica de ambos transistores como un circuito paralelo. El valor combinado de $R\theta_{JS}$ para la etapa de salida se calcula entonces como:

$$R\theta_{JS}(\text{salida}) = \frac{(1.56 + 0.3)(1.56 + 0.3)}{(1.56 + 0.3) + (1.56 + 0.3)} = 0.93^\circ\text{C/W} \quad (10)$$

Las necesidades de disipador para la etapa de salida del transmisor se pueden obtener ahora usando $R\theta_{JS}(\text{salida})$ en la ecuación 9. Si el requisito de diseño es una temperatura ambiente máxima de 60°C , nos da:

$$R\theta_{SA}(\text{salida}) = \frac{200 - 60}{52} \cdot 0.93 = 1.77^\circ\text{C/W}$$

El disipador de calor para la etapa de salida debe proveer entonces una resistencia térmica al ambiente de 1.77°C/W como máximo, para una T_A máxima de 60°C .

Si se usa un solo transistor de mayor potencia para la etapa de salida en vez de dos dispositivos, de menor potencia operando en paralelo, las necesidades de disipación para la misma P_D total serán más severas, salvo que $\frac{R\theta_{JS}}{2}$ para el dispositivo único sea igual o menor que $R\theta_{JS}$ de cada uno de los dispositivos puestos en paralelo.

En la ecuación 9 se pueden usar los respectivos valores de P_D y los datos térmicos del transistor de la Tabla III para calcular también las necesidades de disipación de las etapas excitadora y pre-excitadora. Para $T_A = 60^\circ\text{C}$ los requisitos son:

$$R\theta_{SA}(\text{excit.}) = \frac{200 - 60}{22} \cdot 2.22 = 4.14^\circ\text{C/W}$$

$$R\theta_{SA}(\text{pre-exc.}) = \frac{200 - 60}{6.5} \cdot 6.15 = 15.45^\circ\text{C/W}$$

Deben tomarse en cuenta los siguientes puntos:

a. Los valores computados de $R\theta_{SA}$ serán conservativos, ya que los cálculos están basados en los valores peores de resistencia térmica de juntura a carcasa.

b. Si se anticipa operación con cargas desadaptadas, los valores de $R\theta_{SA}$ deben ser modificados para tener en cuenta el aumento de disipación que ocurrirá en este tipo de operación.

c. Para que se cumpla totalmente la ecuación 10, los transistores deberán estar ubicados en el mismo punto del disipador. Esto, por supuesto, no es verdad pero puede ser considerado una buena aproximación para la etapa de salida.

d. Los valores calculados de $R\theta_{SA}$ son para operación continua. Para un determinado ciclo de trabajo, tal como 1 minuto prendido y 3 apagado, las necesidades de disipación se reducirán considerablemente.

OTRAS CONSIDERACIONES

1. Para alta ganancia de potencia es extremadamente importante proveer conexiones de baja impedancia entre emisor y tierra. En amplificadores de RF siempre es importante un buen plano de tierra; esto es especialmente cierto en el presente caso donde fluyen por la etapa de salida altos picos de corriente.

2. El choque de baja impedancia en CC conectado entre base y tierra para establecer la polarización en clase C debe:

a. Tener bajo Q para minimizar posibles resonancias.

b. Presentar una alta impedancia a la frecuencia de operación para evitar pérdidas de potencia.

Estas condiciones se obtienen usando un choque de $0.15 \mu\text{H}$ de alto Q con una cuenta de Ferrite insertada en el terminal del lado de tierra.

3. Es muy importante el método y tipo de componentes usados para llevar la alimentación de CC a las distintas etapas del transmisor, para prevenir oscilaciones. Se han usado varios capacitores de "by-pass" para obtener un adecuado desacoplamiento en una ancha banda de frecuencias. Se han usado resistores de carbón en paralelo con las bobinas de alimentación de CC a los colectores para bajar su Q y disminuir las posibilidades de resonancias indeseadas.

4. Aún cuando el transmisor ha sido sujeto a pruebas de funcionamiento continuo con cargas abierta, en cortocircuito y con todos los ángulos de fase sin llegar a dañar ningún transistor, las necesidades de disipación de calor para operación prolongada en estas condiciones son muy severas. La figura 19 muestra la corriente total del transmisor y la disipación de potencia cuando la salida está terminada en una línea coaxil de aire de longitud variable con su terminación abierta o en cortocircuito. La disipación para peor condición puede aumentar, solamente en la etapa de salida, de los 52 watt normales a aproximadamente 160 watt. Para una temperatura ambiente de solamente 30°C , se necesitará ahora una resistencia térmica del disipador al ambiente de 0.14°C/W en vez del valor más real de 2.35°C/W requerido con la salida terminada




FIGURA 19 – ENSAYOS CON CARGA ABIERTA Y EN CORTOCIRCUITO

correctamente. Diseñar el disipador de calor para adecuarlo a este modo infrecuente de operación resultará en un disipador que no es ni económico, ni de un tamaño práctico. Debe entonces considerarse seriamente la necesidad de un circuito de protección en los transmisores de alta potencia que reduzcan, ya sea la potencia de excitación de RF o la tensión de alimentación de CC a la etapa de salida mientras dure la condición de alta ROE, aún cuando se usen transistores capaces de aguantar una ROE infinita.

CONSTRUCCION

1. Debe cuidarse la disposición de elementos y la construcción para obtener una disposición simétrica para la etapa de salida.

2. Para prevenir un daño físico al transistor con encapsulado de encapsulado con perno de montaje, se deben observar las siguientes precauciones:

a. La tuerca se debe instalar en su perno con el torque especificado antes de soldar los terminales del transistor al circuito. Se recomienda esta secuencia para evitar la aplicación de una fuerza que tire de los terminales hacia arriba cerca del cuerpo de la carcasa.

b. Durante el montaje no se debe exceder el torque máximo. Este es 6,5 lb. pulgada para los dispositivos 2N5590, 2N6083 y 2N6084.

3. Es de esperar que las capacidades varíen un poco respecto a los valores calculados debido a las inductancias de los terminales, del cuerpo del capacitor y de la interconexión. La inductancia de los terminales y de interconexión se pueden minimizar por los procedimientos de disposición de elementos y de construcción. Se puede

obtener una reducción en la inductancia del cuerpo reemplazando los capacitores de valor fijo por capacitores de pastilla cerámica.

APENDICE

EQUIVALENTES SERIE Y PARALELO

Para convertir una combinación de resistencia y reactancia en paralelo a serie:

$$R_S = \frac{R_P}{1 + \left(\frac{R_P}{X_P}\right)^2}, \quad X_S = \frac{X_P}{1 + \left(\frac{X_P}{R_P}\right)^2} \quad (1)$$

Para convertir una combinación de resistencia y reactancia en serie a paralelo:

$$R_P = R_S + \frac{(X_S)^2}{R_S}, \quad X_P = X_S + \frac{(R_S)^2}{X_S} \quad (2)$$

REFERENCIAS

1. "Systemizing rf power amplifier design," Motorola Semiconductor Products, Inc. Application Note AN-282A.
2. "Matching Network Designs with Computer Solutions," Motorola Semiconductor Products, Inc. Application Note AN-267.